IPとはIntellectual Propertyの略でLSIの設計資産を意味します。デザイン・ゲートウェイでは、システムLSIを構成する機能ブロックをRTLレベルでご提供しております。またIP納入時にはドキュメント類、テストプログラム、各種ファイル設計例が付属します。また、日本国内でのサポート体制が完備されております。 |
DG IP コア 共通コンセプト & アドバンテージ
|
|
総合カタログXilinx版 (Rev2.7JX)Intel®版 (Rev2.7JA) Vivado IPカタログXMLダウンロード (2021.12)DG IPをVivadoに組み込む 最新技術情報技術&営業資料 アップデート情報 |
紹介ビデオ![]() Intel®版 |
NVMe IPコア は、NVMe 規格 PCIe SSDを、CPUおよび外部メモリなしでインターフェースするIPコアです。NVMeG4 IP コアは、PCIe Gen4 Hard IP なしで最新超高速SSDとの接続を可能にします。raNVMe IPコアは、500K IOPS以上のランダム(ライト)・アクセスを実現します。muNVMe IPコアは、複数ユーザーの同時アクセスに対応します。
NVMe-IPコアシリーズは、ギガバイト/秒レベルの超高速のパフォーマンスを要求するアプリケーションのストレージに最適です。また従来複数SSDのRAIDで実現していたGB/sレベルの超高速転送を1ストレージで可能になるため、システムのコンパクト化にも貢献します。PCIe規格準拠のため、M.2ストレージにも対応が可能です。
NVMe-IPコアシリーズ 各ラインナップの特長について 1分でわかるブログ記事
CPU&外部メモリ不要 標 準 版 |
PCIe Soft IP内蔵 GTHトランシーバ・URAM対応 |
500K IOPS超の ランダム・アクセス |
マルチ・ユーザー R/W同時対応 |
![]() |
![]() |
![]() |
![]() |
NVMe-IPコア(Xilinx版) NVMe-IPコア(Intel®版) |
NVMeG4/G3-IPコア(Xilinx版) NVMeG3-IPコア(Intel®版) |
raNVMe-IPコア(Xilinx版) raNVMe-IPコア(Intel®版) |
muNVMe-IPコア(Xilinx版) muNVMe-IPコア(Intel®版) |
SATA IPコアは、Serial ATA 3.0に準拠した、リンクレイヤIPコアです。トランスポート層および物理層デザインはリファレンスデザインとして提供され、PHYチップなしでSATA3 HDD/SSDとの接続が可能です。複数ディスクによるRAIDにも対応し、テラバイト超の大容量かつギガバイト/秒レベルの超高速のパフォーマンスを要求するアプリケーションに最適です。またハードロジックHOST機能やAHCIでのLinuxブートにも対応した様々なオプションを準備しております。 SATA-IPコア(Xilinx版)ページ ┃SATA-IPコア(Intel®版)ページ
TOE100G/40G/25G/10G/1G-IP (TCP/IPオフローディング・エンジンIPコア)は、外部CPUでの処理を必要としないCPUレスの純ハードロジックのみで構成した画期的なソリューションです。リファレンスデザインがコア製品に標準添付し、製品開発の短縮に役立ちます。
TOE-IPコア(Xilinx版)ページ ┃TOE-IPコア(Intel®版)ページ
![]() |
![]() |
![]() |
![]() |
![]() |
UDP100G/40G/25G/10G/1G IPコアは、UDP/IP送受信処理を、外部CPUでの処理を必要としないCPUレスの純ハードロジックのみで構成した画期的なソリューションです。各種FPGAに対応したリファレンスデザインをコア製品に標準添付しており、ネットワークアプリケーション製品開発の短縮に役立てることができます。
UDP-IPコア(Xilinx版)ページ ┃UDP-IPコア(Intel®版)ページ
![]() |
![]() |
![]() |
![]() |
![]() |
![]() 低遅延ネットワークIPDesign Gatewayの低遅延ネットワークIPは、高頻度取引(HFT)や高速取引(HST)等の超低レイテンシを要求するFintechアプリケーションに対応するために専用に設計されています。
またシステム固有の要件に合わせて、低レイテンシ・ネットワークIPコアとFPGAロジックのカスタマイズのトータル・ソリューションを提供致します。 |
|
Xilinx版 低遅延ネットワークIP ページ | Intel版 低遅延ネットワークIP ページ |
NVMeTCP IPコア は、ホストCPUの負荷なしにエンドツーエンドのNVMeストレージ・ネットワークの構築を可能にするIPコアです。NVMe-oF仕様rev1.1およびNVMe仕様rev1.4に基づくNVMe/TCP(NVMe
over TCP)プロトコルを使用しており、TCPによるデータ信頼性とNVMeストレージの性能を最大限に引き出し、高性能・低レイテンシを実現します。NVMeTCP
IPコアを複数使用することで、各々のデータ・ストリームを同時にそれぞれのSSDに転送することも可能です。
NVMeTCP-IPコア(Xilinx版)ページ ┃NVMeTCP-IPコア(Intel®版)ページ
デザイン・ゲートウェイのストレージIPまたネットワークIPとの親和性が高いため、超高速データ転送に信頼性の高いセキュリティ機能を実装することで、さらに付加価値の高いアプリケーション開発が可能になります。
![]() |
![]() ![]() |
SHA-256 IP は、FIPS 180-4 準拠の セキュア・ハッシュ・アルゴリズム SHA-256 を搭載したIPコアです。本IPコアは、わずか65クロックの超低レンテンシで512ビットのデータ・ブロックを処理し、300MHz動作周波数で 2.362Gbps のスループットを実現します。*暫定値 SHA-256 IPコア について詳しくはこちら |
AES-128/256 IPは、FIPS-197に準拠し、暗号化と復号化の両方でECBモードをサポートするように設計されています。 AES128-IPは、わずか11クロック・サイクルで128ビット・データブロックを計算し、 250MHzで2.9Gbps(1MHzクロックあたり11.6Mbps)のスループットを提供します。(AES-256 IP は15クロック) AES-128/256 IPコア について詳しくはこちら |
USB3.0-IPコアは、USB3.0-IPコアは、USB3.0規格Revision1.0に準拠しております。本IPコアはリンクレイヤおよびプロトコルレイヤを含み、
TI社製外部PHYチップと組み合わせることで、USB3.0インタフェースを容易に実現します。またMass Storage クラスのリファレンス・デザインが製品に標準添付しており、開発時間の大幅な短縮が可能です。
USB3.0-IPコア(Xilinx版)ページ┃USB3.0-IPコア(Intel®版)ページ
SDXC-IPコアは、SDメモリーカード規格Ver3.01に準拠し、ハイスピードSDカード、SDHC規格およびSDXC規格のSDカードに対応したIPコアです。SDR50モードに対応し、最大50MB/sの転送速度を実現します(SDR104モードにも対応予定)。
また、Xilinx社製ML505/ML506ボード用デモファイルを準備しておりますので、購入前に無償で本コアを実機で評価・お試し頂けます。
SDXC-IPコア専用ページ
デザイン・ゲートウェイのギガビットIPコアは、Intel®およびXilinx製評価ボードでの実機評価が可能となっており、評価用拡張基板を提供しております。
ABシリーズページ