|
Design Gatewayの低遅延ネットワークIPは、高頻度取引(HFT)や高速取引(HST)等の超低レイテンシを要求するFintechアプリケーションに対応するために専用に設計されています。
またシステム固有の要件に合わせて、低レイテンシネットワークIPコアとFPGAロジックのカスタマイズのトータルソリューションを提供致します。
|
| Fintech向け 低レイテンシ ネットワークIPについて 詳しくはこちら |
概要(UDP10GTx/Rx)
- 純ハードワイヤード・ロジックでデザイン
- 最少のレイテンシ 3.2 ns (Tx: 1 cycle @ 312.5 MHz)
- CPUリソースやDDR等外部メモリなしで動作
- マルチキャスト/ユニキャスト対応
- 4セッションに同時対応 (4セッション以上はカスタマイズ対応可能)
- IGMPv2規格のJoin/Leaveメッセージ対応
- PCSと一体化した超低レイテンシの10GbE MAC (LL10GEMAC-IP)と直結
- Tx Latency : 16 ns (5 cycle @ 312.5 MHz)
- Rx Latency : 9.6 ns (3 cycle @ 312.5 MHz)
- その他のユーザ独自プロトコルにカスタマイズ対応 お問い合わせ下さい
|
|
