ウェブで開く
デザイン・ゲートウェイ Hot!ニュース
2021年4月号(1)

わずか7クロック 超低遅延&超高速 tCAM IPコア
Design Gateway の tCAM IP は超低レイテンシを実現した、高パフォーマンスで柔軟性の高いtCAM(3値連想メモリIPコア)です。tCAM-IP は、わずか7クロックの超低レンテンシで、200 MSPS の超高速連続検索を実行し、40G/100Gイーサネット上では毎秒200,000,000パケットのマッチング/フィルタリングパフォーマンスを実現します。デザイン・ゲートウェイ製TOE1G-IPを使用したリファレンス・デザインおよび無償デモファイルを提供致します 。詳しくはお問い合わせ下さい。
超低レイテンシ tCAM IP について 詳しくはこちら

特 長
  • 検索キー幅 64/56/48/40/32/24/16 ビット
  • 最大 1M ルールエントリ
  • 検索レイテンシは常に 7 クロック
  • 最大 200MSPS@200MHz の高速検索、1,000,000 検索/MHz
  • ルーティングテーブルのカスタマイズが容易
  • シンプルなルーティングテーブル＆ユーザー・インタフェース
  • 購入前のコア実機評価が可能

アプリケーション例
  • ネットワークパケットフィルタリング/転送
  • インテリジェントスイッチ/ルーター
  • ディープ・パケット・インスペクション(DPI)
  • ビッグ・データのフィルタリング

tCAM-IP 実機評価デモを視聴する
YouTube最新動画
DG IP コア YouTube チャンネルに登録する

レイテンシとは？
なぜ超低レイテンシが必要？		 FinTechや金融テクノロジー、遠隔手術などの業界において、超低遅延の応答性能は必須な要素です。 デザイン・ゲートウェイの低遅延ネットワークIPは、超低遅延を要求するアプリケーションに対応するために設計されています。 またシステム固有の要件に合わせて、低レイテンシネットワークIPコアとFPGAロジックのカスタマイズのトータルソリューションを提供致します。詳細はこちらをご覧ください
技術資料アップデート情報
最新技術情報のダウンロードページ
  • NVMe-IP
    • デモ手順書 (共通)
    • リファレンスデザイン ドキュメント(Xilinx)
    • 2ch RAID0 リファレンスデザイン ドキュメント & デモ手順書(Xilinx)
    • DDR リファレンスデザイン ドキュメント & デモ手順書(Xilinx)
  • TOE25G-IP データシート, FPGAボード セットアップドキュメント (Intel)
  • TOE10G-IP データシート, FPGAボード セットアップドキュメント (Intel)
  • UDP1G-IP データシート (Intel)
  • LL ネットワークIP データシート, リファレンスデザイン ドキュメント, FPGAボード セットアップドキュメント, デモ手順書 (Intel)
  • tCAM-IP データシート, リファレンスデザイン ドキュメント (Intel)
展示会情報
第5回 AI・人工知能 EXPO【春】 詳 細
第1回 量子コンピューティングEXPO【春】 詳 細
日 時 : 2021年4月7-9日, 会 場 : 東京ビッグサイト
Meditec Japan
日 時 : 2021年4月14-16日, 会 場 : 東京ビッグサイト 詳 細
第1回 XR総合展
日 時 : 2021年4月14-16日, 会 場 : 東京ビッグサイト 詳 細
Interop Tokyo 2021 詳 細
日 時 : 2021年4月14-16日, 会 場 : 幕張メッセ&ライブ配信
日 時 : 2021年4月19-23日, 会 場 : オンライン開催
HANNOVER MESSE
日 時 : 2021年4月12-16日 詳 細
DesignCon 2021
日 時 : 2021年8月16-18日, 会 場 : San Jose McEnery Convention Center San Jose, CA 詳 細
NEPCON China 2021
日 時 : 2021年4月21-23日, 会 場 : Shanghai World Expo Exhibition & Convention Centre 詳 細


| 株式会社デザイン・ゲートウェイ | 会社概要 | 個人情報保護 | 配信停止/アドレスの変更/新規登録 | お問い合わせ |

(c) 2021 Design Gateway Co., Ltd.