ウェブで開く デザイン・ゲートウェイ Hot!ニュース 2021年8月号(2)

超高速パターン・マッチングが実現可能 tCAM IPコア

Design Gateway の tCAM IP は超低レイテンシを実現した、高パフォーマンスで柔軟性の高いtCAM(3値連想メモリIPコア)です。tCAM-IP は、わずか7クロックの超低レンテンシで、200 MSPS の超高速連続検索を実行し、40G/100Gイーサネット上では毎秒200,000,000パケットのマッチング/フィルタリングパフォーマンスを実現します。デザイン・ゲートウェイ製TOE1G-IPを使用したリファレンス・デザインおよび無償デモファイルを提供致します 。詳しくはお問い合わせ下さい。 【1分でわかる記事】 FPGAに実装する超低遅延 tCAM の紹介 【1分でわかる記事】 わずか7クロック!! tCAM-IP を使った超高速＆低遅延検索 実機評価デモ
tCAM IP Xilinx 版 詳しくはこちら	tCAM IP Intel 版 詳しくはこちら
tCAM-IP 実機評価デモ KCU116	tCAM-IP 実機評価デモ Arria 10 SX
特 長 検索キー幅 64/56/48/40/32/24/16 ビット 最大 1M ルールエントリ 検索レイテンシは常に 7 クロック 最大 200MSPS@200MHz の高速検索、1,000,000 検索/MHz ルーティング・テーブルのカスタマイズが容易 シンプルなルーティング・テーブル＆ユーザー・インタフェース 購入前のコア実機評価が可能	アプリケーション例 ネットワークパケットフィルタリング/転送 インテリジェントスイッチ/ルーター ディープ・パケット・インスペクション(DPI) ビッグ・データのフィルタリング
	tCAM-IP 紹介ビデオ

特定用途向けIPコア シリーズ Fintech向け超低遅延ネットワークIP Design Gatewayの低遅延ネットワークIPは、高頻度取引(HFT)や高速取引(HST)等の超低レイテンシを要求するFintechアプリケーションに対応するために専用に設計されています。 またシステム固有の要件に合わせて、低レイテンシ・ネットワークIPコアとFPGAロジックのカスタマイズのトータル・ソリューションを提供致します。 低遅延TOE10G-IP, 低遅延UDP10G-IP, 低遅延EMAC-IPを取り揃えております。詳しくはこちら SHA-256 IP SHA-256 IP は、FIPS 180-4 準拠の セキュア・ハッシュ・アルゴリズム SHA-256 を搭載したIPコアです。本IPコアは、わずか65クロックの超低レンテンシで512ビットのデータ・ブロックを処理し、200MHz動作周波数で 1.575Gbps のスループットを実現します。詳しくはこちら AES-128 IP AES-128 IPは、FIPS-197に準拠し、暗号化と復号化の両方でECBモードをサポートするように設計されています。 AES128-IPは、わずか11クロック・サイクルで128ビット・データブロックを計算し、 250MHzで2.9Gbps(1MHzクロックあたり11.6Mbps)のスループットを提供します。詳しくはこちら おすすめ記事 デザイン・ゲートウェイ テクノロジーブログ DG製品に関連する先端技術を紹介しております。 What’s TCAM? AES (Advanced Encryption Standard) IP Cores Super low latency TOE 10G IP Super Low-Latency EMAC 技術資料アップデート情報 最新技術情報のダウンロードページ TOExxG-IP プレゼンテーション (Intel/Xilinx) UDP100G-IP 新規リリース (Xilinx) tCAM-IP 新規リリース (Xilinx) SDLink ユーザ基板設計ガイド | 株式会社デザイン・ゲートウェイ | 会社概要 | 個人情報保護 | 配信停止/アドレスの変更/新規登録 | お問い合わせ | (c) 2021 Design Gateway Co., Ltd.