

# <u>AHCI PCle SSD-IP (APS-IP) デモ手順書</u>

Rev1.1J 2016/07/14

本ドキュメントは Altera 製評価ボードおよび DesignGateway 社製 AB16-PCIeXOVR アダプタを使って APS-IP コア の実機動作を検証する手順について説明したものです。本デモにて AHCI PCIe SSD へのデータ書き込みやリード & ベリファイが実施できます。ユーザは NiosII コマンド・シェル経由にてテスト動作を指示します。

## 1 ハードウエア環境

本 APS-IP デモを ArriaV GX スタータ開発キットや ArriaV SoC 開発キットや Arria10 SoC 開発キットで実機評価するためには以下の環境を準備してください。

- 1) ArriaV GX スタータ開発キットまたは ArriaV SoC 開発キットまたは Arria10 SoC 開発キット
- 2) Quartusll プログラマと Niosll コマンド・シェルをインストールした PC
- 3) ArriaV GX スタータ開発キットの場合 AB16-PCIeXOVR アダプタおよび付属品の電源分岐ケーブル
- 4) Altera 評価キット付属の AC アダプタ
- 5) AHCI PCIe SSD (M.2 SSD の場合 PCIe スロットへ挿入するための変換アダプタが必要)
- 6) FPGA をコンフィグレーションし Niosll コマンド・シェルを実行するためのケーブル
  - ArriaV GX スタータ開発キットの場合 USB B タイプ・ケーブル
  - ArriaV SoC 開発キットの場合 USB ミニ Bタイプ・ケーブル
  - Arria10 SoC 開発キットの場合 USB マイクロ・ケーブル







図 1-3: Arria10 SoC 開発キットにおける APS-IP デモ環境



## 2 ハードウエア設定

#### 2.1 PCle のセットアップ

#### a) AB16-PCIeXOVR を使った ArriaV GX スタータ開発キットのセットアップ

- 全ての電源が OFF 状態であることを確認します.
- AB16-PCIeXOVR 付属の電源分岐ケーブルにてプラグケーブルを FPGA ボードの電源コネクタに接続します
- 電源分岐ケーブルの ATX コネクタケーブルを AB16-PCleXOVR アダプタに接続します
- Altera 評価ボード付属の AC アダプタを電源分岐ケーブル小基板上のジャックに接続します





- 図 2-2 のように、AB16-PCIeXOVR アダプタ基板の部品面(A)側の PCIe ソケットに Altera 評価ボードを接続 します。また、アダプタ基板の J5 にて Pin#1-3 間および Pin#2-4 間にジャンパ・ソケットを挿入します。



図 2-2: FPGA 評価ボードを AB16-PCIeXOVR アダプタ部品面(A)側に装着、J5 の 1-3 間と 2-4 間をショート

- AHCI PCIe SSD を半田面(B)側の PCIe ソケットに接続します。



図 2-3: AHCI PCIe SSDを AB16-PCIeXOVR アダプタ半田面(B)側に装着

- JTAG プログラムおよび NiosII コマンド・シェル用に B タイプ USB ケーブルで FPGA ボードと PC を接続しま す



<u>図 2-4: USB ケーブルの接続</u>



- FPGA 評価ボードと AB16-PCleXOVR アダプタの電源を投入します。



図 2-5: FPGA 評価ボードと AB16-PCleXOVR アダプタの電源を投入





#### b) PCle ルート・コネクタを使った ArriaV/Arria10 SoC 開発キットのセットアップ

- 全ての電源が OFF 状態であることを確認します.
- Altera 評価ボード付属の AC アダプタを評価ボードに接続します
- AHCI PCIe SSD を評価ボードの PCIe コネクタに接続します
- (注: ArriaV の場合 PCle Gen2、Arrai10 の場合 PCle Gen3 までサポートします)
- JTAG プログラムおよび Niosll コマンド・シェル用に USB ミニ B タイプ/USB マイクロ・ケーブルで FPGA ボードと PC を接続します



図 2-6: AHCI PCIe SSDと ArriaV SoC 開発キットの接続





- 評価ボードの電源を投入します



図 2-8: ArriaV SoC 開発キットの電源投入



図 2-9: Arria10 SoC 開発キットの電源投入



### 2.2 評価ボードのセットアップ

- 図 2-8 に示すように Quartusll プログラマを使って APS-IP 評価用 SOF ファイルを選択し FPGA をコンフィ グレーションします

| able real-time I | USB-BlasterII [USB-1]<br>SP to allow background program | mming (for MAX II and | MAX V devices) |               | Mode:                 | JTAG   |                 |         | Progress:       |       | 100% (Succes | sful)   |
|------------------|---|-----------------------|----------------|---------------|-----------------------|--------|-----------------|---------|-----------------|-------|--------------|---------|
| Start            | File  | Device                | Checksum       | Usercode      | Program/<br>Configure | Verify | Blank-<br>Check | Examine | Security<br>Bit | Erase | ISP<br>CLAMP | JPS Fil |
| R Due            | <none></none>   | SOCVHPS               | 00000000       | <none></none> |                       | 111    | 0               |         |                 |       |              |         |
| scop             | output_files/APSIPtest.sof                              | SASTEDSK3F40          | 05DCFEB1       | 05DCFEB1      | 2                     |        |                 |         |                 |       |              |         |
| File             |   |                       |                |               |                       |        |                 |         |                 |       |              |         |
| per seco         | •   |                       |                | 1             | tt.                   |        |                 |         |                 |       |              |         |
| to File          |   |                       |                |               |                       |        |                 |         |                 |       |              |         |
| evice            |   |                       |                |               |                       |        |                 |         |                 |       |              |         |
|                  |   |                       | E PAN          | ANDITALEYA    |                       |        |                 |         |                 |       |              |         |
| lp.              | ANDIMEN   | CAN                   |                |               |                       |        |                 |         |                 |       |              |         |

- NIosll コマンド・シェルを開き nios2-terminal コマンドを実行します。 IP の初期化が完了すると図 2-9 のよう にメイン・メニューが表示されます。
- システムの初期化中は"Waiting device ready"メッセージが表示されます。
- PCle のリンク・アップが完了すると"PCle Gen3/2/1 Device Detect"のメッセージがリンク速度に応じて表示 されます。
- そしてメイン・メニューが表示されユーザからのコマンドを受け付けられるようになります。

| 🔜 /cygdrive/c/altera/16.0  |  |   | -OX   |
|--|--|---|-------|
| Altera Nios2 Command Shell [GCC 4<br>Version 16.0, Build 211   | 1]   |   |       |
| PatPatPatro /cygdrive/c/altera/16.0<br>\$ nios2-terminal Command script<br>nios2-terminal: connected to hard<br>nios2-terminal: "USB-BlasterII [L<br>nios2-terminal: (Use the IDE stop | lware target u<br>ISB-1]", devic<br>button or Ci | using JTAG UARI on cable<br>ce 1, instance 0<br>crl-C to terminate) |       |
| ++++ Start APS-IP Test design [Ve<br>Waiting device ready<br>PCIe Gen3 Device Detect   | er = 1.1] +++                                    | Boot message  |       |
| Main menu [Ver = 1.1]<br>[0] : Identify Device<br>[1] : Write SSD<br>[2] : Read SSD  | Main Menu  |   |       |
| k(   |  |   | ►<br> |

図 2-11: Niosll Terminal 画面



- FPGA 評価ボード上の LED の点灯状態を確認します。LED の定義を下表 2-1 に示します。

| LED | 点灯            | 消灯                          |
|-----|---------------|-----------------------------|
| 0   | 正常動作          | クロックが安定していないかリセット・ボタンが押下された |
| 1   | システムが動作状態     | アイドル状態                      |
| 2   | PCle エラーを検出   | 正常動作                        |
| 3   | データ・ベリファイで不一致 | 正常動作                        |

表 2-1: LED 定義



<u>図 2-12:動作状態を表示する4ビットのLED</u>

- FPGAのコンフィグレーションが完了するとLED[0]とLED[1]が PCIeの初期化中点灯します。そしてLED[1] が消灯し PCIe が初期化を完了してデモ・システムがユーザからのコマンドを受け付けられることを示しま す。



図 2-13: FPGA コンフィグレーションが完了し PCle の初期化まで終わった時点での LED 状態



## 3 テスト・メニュー

#### 3.1 Identify Device

メニューの'0'を選択することで、AHCI PCIe SSD に対して IDENTIFY DEVICE コマンドを発行できます。この メニューを実行すると SSD の容量がコンソール上に表示されます。

| 🔜 /cygdrive/c/altera/16.0   |                                |           |
|---|--------------------------------|-----------|
| 0<br>+++ Identify Device selected +++<br>SSD Capacity= 250[GB]                      | SSD Capacity<br>output from IP |           |
| Main menu [Ver = 1.1]<br>[0] : Identify Device<br>[1] : Write SSD<br>[2] : Read SSD |                                |           |
| •   |                                | -<br>بر ا |

図 3-1: IDENTIFY DEVICE メニューの実行結果例

#### 3.2 Write SSD

メニューの'1'を選択することで、AHCI PCle SSD に対してライト・コマンドを発行できます。このメニューでは3 つのパラメータ入力を求められます。

- Start LBA: ライト・コマンドの開始セクタ・アドレス (1 セクタ=512 バイト)
- Sector Count: ライト・コマンドのセクタ数
- Test pattern: SSD にライトするデータのテスト・パターン、データ・パターンは 4 種類から選択できる 32 ビット・インクリメンタル、32 ビット・デクリメンタル、オール 0、オール 1

| 🔜 /cygdrive/c/altera/16.0  |  |
|--|--|
| 1  | <u> </u>   |
| +++ Write data selected +++<br>Enter Start LBA : 0 - 0x1DCF32AF => 0<br>Enter Sector Count : 1 - 0x1DCF32B0 => 0<br>Selected Pattern [0]Inc32 [1]Dec32 [2]AI<br>012345<br>Total = 8[GB] , Time = 6875[ms] , Transf | x1000000 Input from user<br>1_0 [3]All_1 => 0<br>er speed = 1249[MB/s] |
| Main menu [Ver = 1.1]<br>[0] : Identify Device<br>[1] : Write SSD<br>[2] : Read SSD  | Output performance   |
| त  |  |

図 3-2: Write SSD メニューのパラメータ入力と実行結果例

図 3-2 に示すように全ての入力パラメータが有効な場合にライト動作が開始します。データのライト実行中、数 字の 0-9 がコンソール上に順次表示され、コマンド動作が進んでいることを示します コマンド実行の最後にライト数とコマンド実行時間から転送パフォーマンスが計算され表示されます。



図 3-3~図 3-5 はユーザから無効な入力があった場合のエラー・メッセージを示します。"Invalid input"のメッセ ージがコンソール上に表示され、コマンドは中断しメイン・メニューに復帰します。

| 🔜 /cygdrive/c/altera/16.0   | X   |
|---|-----|
| 1   |     |
| +++ Write data selected +++<br>Enter Start LBA : 0 - 0x1DCF32AF => 0x20000000 Out-of-range address<br>Invalid input | _   |
| Main menu [Ver = 1.1]<br>[0] : Identify Device<br>[1] : Write SSD   |     |
| [2] : Read SSD  | -   |
|   | 11. |





図 3-4: 無効なセクタ数を指定した場合



図 3-5: 無効なテスト・パターンを指定した場合



#### 3.3 Read SSD

メニューの'2'を選択することで、AHCI PCle SSD に対してリード・コマンドを発行できます。このメニューでは3 つのパラメータ入力を求められます。

- Start LBA: リード・コマンドの開始セクタ・アドレス (1 セクタ=512 バイト)
- Sector Count: リード・コマンドのセクタ数
- Test pattern: SSD からリードしたデータとベリファイするテスト・パターン、データ・パターンは ライトしたデータ・パターンに合わせる必要がある、ライトと同じく 32 ビット・ インクリメンタル、32 ビット・デクリメンタル、オール 0、オール 1 の4種類から選択

| 🗾 /cygdrive/c/altera/16.0   |                       |
|---|-----------------------|
| 2   | <u></u>               |
| +++ Read data selected +++<br>Enter Start LBA : Ø - Øx1DCF32AF => Ø<br>Enter Sector Count : 1 - Øx1DCF32BØ => [<br>Selected Pattern [Ø]Inc32 [1]Dec32 [2]A<br>Ø12 | Input from user       |
| lotal = 8[GB] , lime = 3912[ms] , lrans   | er speed = 2195[MB/s] |
| [0] : Identify Device<br>[1] : Write SSD<br>[2] : Read SSD  | Output performance    |
| •   |                       |

図 3-6: Read SSD メニューのパラメータ入力と実行結果例

ライトのテストと同様に、全ての入力パラメータが有効な場合にリード動作が開始します。データのリード実行中、数字の 0-9 がコンソール上に順次表示され、コマンド動作が進んでいることを示します コマンド実行の最後 にリード数とコマンド実行時間から転送パフォーマンスが計算され表示されます。



/cygdrive/c/altera/16.0 \_ 🗆 × 2 . +++ Read data selected +++ Enter Start LBA :  $\emptyset - \emptyset \times 1DCF32AF => \emptyset$ Enter Sector Count :  $1 - \emptyset \times 1DCF32B0 => \emptyset \times 1000000$ Selected Pattern [0]Inc32 [1]Dec32 [2]A11\_0 [3]A11\_1 => 1 Verify fail Verify fail without cancel 1st Error at Byte Addr =  $0 \times 00000000$ Expect Data = 0x0000002 0000002 0000000 0000000 Read Data Press any key to cancel operation 912 Total = 8[GB] , Time = 3909[ms] , Transfer speed = 2197[MB/s] --- Main menu [Ver = 1.1] ---[0] : Identify Device [1] : Write SSD [2] : Read SSD •

図 3-7:リード時ベリファイでエラーが発生したがリードが完了するまで待機した場合の結果例

| /cygdrive/c/altera/16.0   | - O ×      |
|---|------------|
| 2<br>+++ Read data selected +++<br>Enter Start LBA : 0 - 0x1DCF32AF => 0<br>Enter Sector Count : 1 - 0x1DCF32B0 => 0x1000000<br>Selected Pattern [0]Inc32 [1]Dec32 [2]Al1_0 [3]Al1_1 => 1 |            |
| Verify fail<br>1st Error at Byte Addr = 0x00000000<br>Expect Data = 0xFFFFFFD_FFFFFFD_FFFFFFFFFFFFFFFFFFFFFF  |            |
| Main menu [Ver = 1.1]<br>[Ø] : Identify Device<br>[1] : Write SSD<br>[2] : Read SSD   | -<br>-<br> |

図 3-8: リード時ベリファイでエラーが発生しユーザがキャンセルを指示した場合の結果例

図 3-7 と図 3-8 はベリファイでエラーが発生した例を示します。"Verify fail"のメッセージがエラー発生アドレス、 期待値、リード値とともに表示されます。この場合ユーザは何かキー入力を行うことでリード動作を中断するこ とができますが、キー入力をせずにリード動作の完了を待つことも可能です。ただしリード動作をキー入力によ り中断した場合、その後必ずリセット・ボタンを押下しシステムを再起動する必要があるので注意してください。



# 4 更新履歴

| リビジョン | 日付         | 履歴  |
|-------|------------|---|
| 1.0   | 3-Feb-16   | Initial version release (English Version) |
| 1.0J  | 2016/3/8   | 日本語版の初期版作成                                |
| 1.1J  | 2016/07/14 | Arria10SoC ボード (PCle GEN3)対応              |