本文へスキップ

先進的IPコア開発のエキスパート


IPLockFPGAロジックセキュリティ・システム

1分でわかるIPLockかんたん紹介こちらから
IPLockIP Lockは信頼性の極めて高いAES暗号技術を採用したFPGAロジックセキュリティ・システムです。IP LockをFPGAに組込み、暗号処理コントローラチップと接続するだけで、FPGA内のIP資産を不法な複製からプロテクトします。
データシート・各種資料はこちら / IPLock デモ・ビデオをYouTubeで視聴する


IPLockのセキュリティはなぜ強い!?

  • AES-128暗号方式採用
  • 1秒間に約5回の周期で認証データを変更・暗号化
  • 自然乱数回路により、完全ランダムシードを発生
  • 暗号処理チップを外すとロジックの機能が停止

AES暗号方式とは??
AES(Advanced Encryption Standard)は、米国標準技術局により選定された共通鍵暗号化方式です。暗号化・復号化が高速、トリプルDESより強固である点が特徴で、DESに 代わる次世代の暗号標準として注目されています。現在では金融関係、LANのセキュリティ等で採用されています。




まずはお求めやすい少量評価用「ラボラトリーズパック」でお試しください

「ラボラトリーズパック」には出荷時にユーザ専用のIDが暗号処理チップにあらかじめ書き込まれております。このIDはお客様を含め誰も書き換えることはできません。

 出荷時にあらかじめ書き込まれてるIDは、各パックごとに唯一無二の別々のIDとなっており、CD-ROMに収録されているIP Lockコアと暗号処理チップは必ず同じパック内の組として使用します。そのため、本製品を悪用した複製の作成さえできないようになっております。
 「ラボラトリーズパック」には、ID書込済暗号処理チップ10個パック(IPL-010L)と30個パック(IPL-030L)を用意しております。

パッケージ内容 (IPL-010L):
  • 暗号処理チップ 10個 (30個パックもあります)
  • CD-ROM
    • IP Lockコア (Intel / Xilinx)
    • VHDLデザイン例 ソースコード
    • 取扱説明書(PDF)
  • IP Lock取扱い説明書


量産時は「IP Lockライタ」+「ブランクチップ」で!!

IP Lockを製品に搭載する時は、「IP Lockライタ(IPL-003WR)」とブランク暗号処理チップ(IPL-CHP あるいは IPL-CHP1.8V)を使って、お客様のお手元で任意のIDを書き込むことができます。

付属ソフトウェアで書き込むIDを任意の値に指定できるため、製品別・ロット別にIDを変更することができます。

またIP Lockライタごとにも固有のIDを持つため、他のIP Lockライタで同一IDを書き込もうとしても、複製を作ることはできませんので、高いセキュリティを維持することができます。

「IP Lockライタ(IPL-003WR)」には、ブランク暗号処理チップが3個 標準で付属しておりますが、一般的な量産用途では100個単位パックのブランク暗号処理チップ(IPL-CHP あるいは IPL-CHP1.8V)が別途必要です。

IP Lockライタ(IPL-003WR)

ブランク暗号処理チップ(IPL-CHP)
パッケージ内容(IPL-003WR):
  • IP Lockライタ
  • ブランク暗号処理チップ (IPL-CHP) 3個
  • USBケーブル
  • CD-ROM
    • IP Lock ID書き込みソフトウェア
    • IP Lockコア (Intel / Xilinx)
    • VHDLデザイン例 ソースコード
    • 取扱説明書(PDF)
  • IP Lock取扱い説明書






ユーザ基板に簡単な回路+パターンを追加するだけ


将来的なIPLock搭載を考慮に入れた、ユーザボード開発をお薦めします。
Virtex-7との接続の場合の注意 (IPL-CHP使用の場合)
DC0/DD0ピンはHR I/Oバンクに接続し、I/O電圧を 2.5Vあるいは3.3Vに設定して下さい。 HR I/OバンクでI/O電圧を2.5V以上に設定できない場合、あるいはDC0/DD0ピンを HP I/Oバンクと接続する場合は、IPL-CHP1.8V をご使用ください。
  • 必須部品:0.1uFコンデンサ1個、1KΩ抵抗2個
  • FPGAとの接続ピン:2本



資料一覧

資料 (Document) ファイル名 (日本語) File Name (English)
Sales Leaflet
販売向けリーフレット
IPL-LF-V1.2J.pdf IPL-LF-V1.2E.pdf
展示会用パネル IPLock-panel.pdf
IPL-010L/030L Users Manual
IP Lockラボラトリーズパック 取扱い説明書
IPL-MAN-V1.7J.pdf IPLSTD_UserManual1_7_E.pdf
IPL-003WR Users Manual
IP Lockライタセット 取扱い説明書
IPL-WR-MAN-V2.2J.pdf IPLWR_UserManual1_8_E.pdf
IP Lock Presentation
IP Lockプレゼンテーション資料
IPL-PR-J.pdf IPL-PR-E.pdf
How to transfer design with IPLock from ISE to Vivado
IPLockデザインのISEからVivadoへの移行方法
IPLock_ISE_Vivado_J.pdf IPLock_ISE_Vivado_E.pdf
IP Lock Support Devices List
IP Lock対応デバイスリスト
IPL-LIST.pdf for IPL-CHP
IPL-LIST-1.8V.pdf for IPL-CHP1.8V
Demo Video/デモビデオ

ソフトウェアダウンロード (Software Download)

IPLockライタセット ソフトウェア
ダウンロード
(zip圧縮 約37MB) 
Windows10に対応
ソフトウェア更新手順は、圧縮ファイル内の「Readme.txt」を御覧ください。

注文情報 (Ordering Information)

型番 説明
IPL-010L IP Lockラボラトリーズパック ID書込済暗号処理チップ(IPL-CHP)10個パック
IPL-030L IP Lockラボラトリーズパック ID書込済暗号処理チップ(IPL-CHP)30個パック
IPL-003WR IP Lockライタセット ブランク暗号処理チップ(IPL-CHP)が3個付属
IPL-CHP ブランク暗号処理チップ ※100個単位
IPL-CHP1.8V ブランク暗号処理チップ, 1.8V対応 ※100個単位
本IPLockの価格等の注文情報については弊社あるいは各代理店までお問い合わせください。


Alliance Partner





株式会社デザイン・ゲートウェイ

本社:
東京都小金井市中町3-23-17
R&D:
89/13 Amornpan 205 Tower1, 11th floor, Ratchadapisek7 (Nathong) Alley, Ratchadapisek Road, Din Daeng, Bangkok, 10400 THAILAND